基于FSMC總線的嵌入式系統多顯示終端驅動設計

嵌入式系統均需配備顯示設備以指示程序運行狀態(tài)和輸出控制結果。薄膜晶體管液晶顯示器（TFT-LCD）因為功耗低、輻射小、顏色鮮艷、顯示內容豐富等優(yōu)點而成為嵌入式系統的主流，但是其控制復雜，需要移植廠家提供的底層驅動程序^［1-2］。數碼管亮度高、穩(wěn)定可靠、價格便宜，在家用電器、工業(yè)控制和傳感檢測等領域有著廣泛的應用，是嵌入式學習的經典器件。

為提高數據傳輸速度，降低軟硬件設計難度，并行接口是數碼管、液晶顯示器與微控制器（MCU）連接的首選。但并口需要占用大量I/O口資源，以6位數碼管為例，共有6個位選信號和8個段選信號，TFT-LCD顯示模塊則有6個控制信號和16位數據線。設計系統時，為了編程方便，一般希望位選信號、段選信號、LCD數據線分別占用連續(xù)的16位端口，而這些I/O引腳又離散地分布于芯片的四周，上述技術需求給微控制器引腳資源分配和PCB布線帶來極大的挑戰(zhàn)，同時降低了實驗裝置的可靠性，而破解這一難題的方法就是將二者均掛接在FSMC總線上，同時進行信號線復用。

靈活靜態(tài)存儲控制器（Flexible Static Memory Controller， FSMC）能夠連接同步、異步存儲器和16位PC存儲卡，支持SRAM、NAND Flash、NOR Flash和PSRAM等類型存儲器。FSMC連接的所有外部存儲器共享地址、數據和控制信號，但有各自的片選信號，所以FSMC一次只能訪問一個外部器件^［3-4］。

如圖1所示，FSMC將外部存儲器1 GB空間劃分為固定大小為256 MB的4個存儲塊（Bank），Bank1可連接多達4個NOR Flash或PSRAM/SRAM存儲器件，Bank2和Bank3用于訪問NAND Flash存儲器，每個存儲區(qū)域連接一個設備，Bank4用于連接PC Card設備。其中Bank1又被分為4個區(qū)（Sector），每個區(qū)管理64 MB空間，每個區(qū)都有獨立的寄存器對所連接的存儲器進行配置。

圖1  FSMC存儲區(qū)域劃分

Fig.1  Division of FSMC storage area

如表1所示，Bank1的256 MB空間由28根地址線（HADDR［27：0］）尋址。這里HADDR是內部AHB總線地址，其中HADDR［25：0］來自外部存儲器地址FSMC_A［25：0］，對應引腳地址信號；而HADDR［27： 26］對4個區(qū)進行尋址，由系統自動完成，無外部引腳對應信號。

在設計或分析系統時需要特別注意HADDR［25：0］的對應關系。

當Bank1連接的是8位寬度存儲器時，總線和外設均采用字節(jié)編址，二者一一對應，即：HADDR［25：0］→FSMC_A［25：0］。

當Bank1連接的是16位寬度存儲器時，總線字節(jié)編址，存儲器雙字節(jié)尋址，此時總線26地址中最低位HADDR［0］用來表示16位數據的高位或低位，高25位HADDR［25：1］對應16位寬的存儲器單元地址，即：HADDR［25：1］→FSMC_A［24：0］，相當于總線地址右移了一位^［5-6］。

作者設計的嵌入式系統實驗裝置結構框圖如圖2所示，其重點展示TFT-LCD和數碼管的FSMC總線連接關系，其他模塊，如CMSIS-DAP調試器、LED流水燈、獨立/矩陣按鍵等雖也為實驗裝置重要組成部分，但不是本文討論重點，故未繪制。實驗裝置主控芯片選擇基于ARM Cortex-M4內核，性能出色的STM32F407ZGT6微控制器，該芯片擁有完備的FSMC接口系統，塊1的4個子區(qū)可同時連接4個NOR Flash/PSRAM/SRAM存儲設備。實驗裝置配備雙顯示終端，數碼顯示器為6位14.22 mm （0.56 in）共陽數碼管，PNP三極管S8550驅動；液晶顯示器為70.82 mm （2.8 in）全彩TFT-LCD顯示模塊，240像素×320像素，2.8~3.3 V供電，ILI9341驅動，16位8080并行接口。

圖2  實驗裝置FSMC連接結構框圖

Fig.2  FSMC connection structure block diagram of experimental device

3.1　FSMC與TFT-LCD連接

在STM32內部，FSMC起到橋梁作用，其一端通過內部高速總線AHB連接到Cortex內核，另一端則是面向擴展存儲器的外部總線，既能夠進行信號類型的轉換，又能夠進行信號寬度和時序的調整，提供多種讀寫模式，使之對內核而言沒有區(qū)別^［7-8］。模式A比較適合連接至Bank1的NOR Flash/PSRAM/SRAM存儲器，其讀寫時序如圖3所示^［9］。信號線主要包括26位地址線A［25：0］，16位數據線D［15：0］，片選信號NE［x］，輸出使能NOE，寫入使能NEW。

圖3  FSMC模式A讀寫時序

Fig.3  Read and write timing of FSMC mode A

TFT-LCD顯示模塊信號線包括：數據線D［15：0］，寄存器/存儲器選擇RS，讀使能RD，寫使能WR，片選CS，復位RST。通常使用標準的16位8080并口與微控制器連接，其讀寫時序如圖4所示^［10］。

圖4  8080接口讀寫時序

Fig.4  Read and write timing of 8080 interface

對比圖3、圖4讀寫時序和二者控制信號可以發(fā)現，TFT-LCD模塊，除了已連接至系統復位電路的RST信號外，其他信號均可由FSMC接口提供，所以FSMC連接PSRAM/SRAM的工作模式適合于連接TFT-LCD顯示模塊。如圖2所示，項目實施時選擇FSMC總線的Bank1.Sector4連接TFT-LCD，FSMC_NE4接LCD片選信號CS，FSMC_NOE接LCD讀引腳RD，FSMC_NWE接LCD寫引腳WR，選擇FSMC_A6地址線連接LCD的寄存器/存儲器選擇信號RS，FSMC_D［15：0］接LCD的16位數據線D15~D0，LCD工作于16位8080接口模式。

為檢驗電路功能和觀察運行效果，依據系統設計成果，完成樣品生產、組裝和測試工作。

第一步：數碼管顯示測試。編寫數碼管動態(tài)顯示時間程序，在6位數碼管上顯示時、分、秒數值，各占兩位數碼管，且在小時和分鐘的末尾顯示一個小數點。

第二步：LCD顯示測試。在完成顯示程序移植之后，調用顯示函數分別進行字符、字符串、整型、浮點數等文字信息顯示測試；調用圖形處理函數進行畫點、畫線、畫圓、矩形、三角形、指定區(qū)域填充等圖形顯示測試；制作漢字字庫并存于字庫文件當中，調用中文顯示函數進行多種字號漢字顯示測試。

第三步：綜合測試。設計了一個綜合實例，系統主程序是一個電子萬年歷，實時采集現場溫濕度信息，合并實驗裝置設計信息，所有信息均顯示于TFT-LCD顯示屏上，同時將當前時間高亮顯示于數碼管，便于遠距離觀看，測試結果如圖7所示。由于項目綜合性較強，主程序處理任務較多，而數碼管動態(tài)顯示是阻塞運行的，CPU占有率較高，作者采用定時器中斷的方式依次刷新需要顯示的數碼管，在主程序中只需要對顯示數組賦值即可，使兩個顯示設備顯示控制方式基本相同，提升了系統運行效率。

圖7  實驗裝置綜合測試圖

Fig.7  Comprehensive test diagram of experimental device

第四步：對比測試。分別使用FSMC總線、GPIO并口、SPI串口連接數碼管和TFT-LCD雙顯示設備，運行測試程序，使用STM32定時器記錄LCD刷整屏時間，測試條件和測試結果如表3所示。由表3可知，SPI串口顯示速度很慢，對于有刷新頻率要求的場合原則上不使用。FSMC接口和GPIO并口測試時使用相同的TFT-LCD模塊和微控制器，工作于同一主頻，使測試數據更具可比性。由表中數據計算得出，FSMC接口相比于微控制器并口控制，減少了38.2%的GPIO引腳資源占有率，LCD刷屏速度提高了17.6倍。以上數據視軟硬件設置情況會有小幅波動，但是大致范圍不會變化。

測試結果表明，采用FSMC總線同時連接數碼管和TFT-LCD顯示屏各項顯示功能均很好完成，刷新速度快，畫面清晰流暢，系統穩(wěn)定可靠，項目設計達到了預期目標。

本文設計了一款嵌入式系統多顯示終端實驗裝置，將數碼顯示器和TFT-LCD均掛接在STM32微控制器的高速FSMC總線上，實現數據信號和控制信號時分復用。LCD的8080控制時序和數碼顯示器地址鎖存信號均由硬件自動產生，FSMC初始化亦可通過STM32CubeMX圖形化配置工具輕松完成，軟件設計工作量顯著減少。相比于微控制器直接并口控制，減少了38.2%的GPIO引腳資源占有率，LCD刷屏速度提高了17.6倍。系統設計方案具有較高的數據訪問性能，降低了軟硬設計難度，提高了系統可靠性。